Front-End Process Design Rules

Gate Oxide and Diffusion

NWELL

Deep NWELL

Native Device

High Vt NMOS

High Vt PMOS

High Vt NMOS

High Vt PMOS

Low Vt NMOS

Low Vt PMOS

Thick Oxide Device

Poly

NPLUS

PPLUS

Resist Protection Oxide

Back-End Process Design Rules

            Contact

            Metal

            VIA

            Thin Metal

            Large VIA

            Thick Metal

Tags: 90нм, design rules

Tags: 65нм, 90нм, virage logic

Эффект, который нужно учитывать для 90 нм и 65 нм на уровне библиотек для PMOS:

http://en.wikipedia.org/wiki/NBTI 

На что влияет:

Propagation delay (увеличивается)
Rise/Fall times (изменяется)
Duty cycle of signals (изменяется)
Setup and hold times для latch/flip-flop (изменяется)
Current consumption (уменьшается)
Leakage  (изменяется)
Switching threshold (изменяется)
Drive currents (уменьшается)
Offset voltage for a differential input if the voltages are very asymmetrical (увеличивается)
Operating points in an analog circuit (изменяется)
SNM в SRAM ячейчах (уменьшается) 

Tags: 65нм, 90нм, nbti